摘要：的情况。在设计寄存器传输级代码时，设计人员会将系统定义转换为寄存器传输级的描述。设计人员在这一抽象层次最常使用的两种硬件描述语言是Verilog、VHDL，二者分别于1995年和1987年由电气电子工程师学会（IEEE）标准化。:110正由于有着硬件描述语言，设计人员可以把更多的精力放在功能的实现上。...的情况。在设计寄存器传输级代码时，设计人员会将系统定义转换为寄存器传输级的描述。设计人员在这一抽象层次最常使用的两种硬件描述语言是Verilog、VHDL，二者分别于1995年和1987年由电气电子工程师学会（IEEE）标准化。:110正由于有着硬件描述语言，设计人员可以把更多的精力放在功能的实现上。
implement the logic Hwang, Enoch. Digital Logic and Microprocessor Design with VHDL. Thomson. 2006 [2012-04-07]. ISBN 0-534-46593-5. （原始内容存档于2008-10-12）. Processor。
●▂●
i m p l e m e n t t h e l o g i c H w a n g , E n o c h . D i g i t a l L o g i c a n d M i c r o p r o c e s s o r D e s i g n w i t h V H D L . T h o m s o n . 2 0 0 6 [ 2 0 1 2 - 0 4 - 0 7 ] . I S B N 0 - 5 3 4 - 4 6 5 9 3 - 5 . （ yuan shi nei rong cun dang yu 2 0 0 8 - 1 0 - 1 2 ） . P r o c e s s o r 。
SystemVerilog 编程范型 结构化 (设计) 面向对象 (验证) 设计者 Synopsys, 后来是IEEE 发行时间 2002年，21年前（2002） 型態系统 静态, 弱类型 文件扩展名 .sv, .svh 启发语言 设计: Verilog, VHDL, C++, 验证: OpenVera, Java。
专著 译著 《光纤通信集成电路设计》 《CMOS数字集成电路-分析与设计》 《CMOS模拟集成电路设计》 《半导体科学与技术》 《VHDL数字电路设计教程》 《射频电路与芯片设计要点》 《跳时超宽带(TH-UWB)通信集成电路设计》 《模拟电路版图艺术》 《模拟集成电路设计精粹》。
C++（Ada 95）, Smalltalk（Ada 95）, Modula-2 (Ada 95) , Java（Ada 2005），Eiffel（Ada 2012） 影响语言 C++, Eiffel, PL/SQL, VHDL, Ruby, Java 维基教科书中有关Ada Programming的文本。
●﹏●
HDL和另一种类似的硬件描述语言VHDL在名称上容易混淆，实际上二者是两种不同的硬件描述语言。一些高级的电子设计自动化工具支持用户在项目内同时使用Verilog和VHDL来进行硬件设计。:18 VHDL是由美国国防部主持研发的硬件描述语言，成为了第一个成为电气电子工程师学会标准的硬件描述语言，美国政府相关的项目都是基于VHDL。
ISBN 0-13-191165-1. Hwang, Enoch. Digital Logic and Microprocessor Design with VHDL. Thomson. 2006 [2010-02-22]. ISBN 0-534-46593-5. （原始内容存档于2008-10-12）. Salman。
发表评论